基于FPGA的电力电子实验教学综合平台设计

针对电力电子技术课程实验教学大多属于演示性或验证性实验,实验设备不能满足教学需要的情况,利用FPGA设计了具有良好扩展性、交互式电力电子技术的实验教学综合平台。该综合平台便携简单,开放性强,实验内容丰富,可实现PC机与实验平台的信息交换与图形化显示,从而增强理论与实践的结合,可更好地用于实验教学。     

基于FPGA的一体化实时图像采集系统设计

为了通过CMOS图像探测器实时准确的获取图像,设计了一套基于FPGA结合SDRAM的实时图像采集系统。根据CMOS图像探测器输出图像格式的特点,选用了一片Xilinx公司FPGA作为硬件设计平台,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述,对输出图像格式重组、图像信息添加等功能进行了详细的设计。试验结果表明,所设计的图像采集系统在全帧模式、20 f·s-1的情况下可以实时稳定的实现图像的显示与存储,而且具有较好的通用性。     

一种基于pci_t32的PCI传输卡的设计

介绍一种可适用于现代数字语音实验室的PCI传输卡的设计. 该传输卡集成了Altera 公司FPGA芯片,具有小型化、低成本、现场可编程和高速传输的特点. 详细介绍FPGA内部逻辑,重点分析基于pci_t32 IP 核的PCI接口的设计,并给出数据测试结果. 该卡能实现80路终端与教师的数据通信,波特率达到 270.950 4 Mbps.     

FPGA／CPLD开发流程的设计

FPGA／CPLD是近几年集成电路申发展最快的产品,其片内资源丰富,设计周期短且具有系统编程能力．熟练掌握FPGA设计技术已经成为对电子设计人员的基本要求。本文以数字跑表为案例时FPGA／CPLD的设计流程进行了系统的介绍。     

FPGA设计中抗干扰问题及毛刺信号的消除

在利用EDA技术进行数字电路设计中,经常需要考虑竞争和冒险现象带来的问题．尤其是采用FPGA器件后,这个问题尤为明显,为了改善系统性能,加强系统的稳定性,有效地抑制干扰,本文从不同的角度深入探讨了抗干扰及毛刺产生的原因及产生的条件,总结了多种不同的解决方法,使得FPGA设计更加优化,合理。     

一种新型的脉动FIR滤波器的FPGA实现

为了提高FIR滤波器的处理速度,一个主要手段是并行处理技术,并行处理除了可以提高运算速度外,还可以提高FIR滤波器的数据通过率以及降低系统功耗.本文主要研究了一种并行脉动FIR滤波器的FPGA实现结构.与普通的FIR滤波器的并行结构相比具有高度的流水线特性,而且采用脉动阵结构,提高了系统速率及数据吞吐率,并使电路的执行速度得到提高,可以很好地满足高速实时信号处理的需要.该滤波器使用Virtex_4的DSP48 Slice实现,实现方法简单,不需要外部的FPGA逻辑.     

基于FPGA的内建自测试的实现研究

针对大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出使用FPGA实现内建自测试的测试向量发生器、被测内核和特征分析器.通过Verilog HDL语言进行仿真,结果验证了所提方案的正确性和有效性.     

低成本SINS／GPS导航系统硬件平台设计

本系统采用1片高速浮点型DSP芯片TMS320C6713B作为导航计算机,满足10ms内完成18阶kalman运算;采用FPGA实现外围接口扩展和数字滤波;运用高速高精度ADS1258采集IMU数据,满足挠性陀螺精度要求;采用低价格GPS接收机,进一步降低成本。     

基于FPGA的全帧型面阵CCD驱动时序的设计

随着大规模可编程器件的迅速发展和使用,由于其开发方便、设计灵活、噪声低、集成度高等优点正好满足面阵CCD的驱动信号多、时序关系复杂等要求。它可完成CCD驱动和数据采集、整合、传输等一系列功能。在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出一种基于现场可编程门阵列（FPGA）的全帧型面阵CCD驱动时序。采用集成开发环境,自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。     

基于ITU标准的CRC加卷积编码器的FPGA设计

目前,多数低速数字通信系统中的信道编码器采用分离的CRC和卷积编码器来进行软硬件实现,然而为尽量确保可靠性,常将以上两种编码组合构成复合编码器,同时硬件实现也较软件实现更为优越.基于ITU标准,本文介绍了CRC加卷积编码器的FPGA设计方案.