生物电信号激励与探测用微电极阵列

介绍了一种微电极阵列(MEA),该MEA包含60个独立的电极,其中59个为工作电极,一个为参考电极.工作电极成对排列,每一对工作电极分别包含一个激励电极和一个探测电极.结合外围电路,每一对工作电极的组合都可以实现对电极表面培养的生物组织或切片进行4种状态(激励、探测、同时激励和探测、隔离)的控制.MEA采用PCB工艺制...     

12 Gbit/s CMOS DNFFCG差分跨阻放大器的设计（英文）

提出了一种12-Gbit/s的低功耗、宽带CMOS具有双反馈结构的前馈共栅差分跨阻放大器,用于甚短距离传输光电集成电路接收机.通过将输入节点的主极点提高到一个较高的频率,增大了放大器带宽.此外,采用2个反馈环路降低输入等效电阻,从而进一步提高了带宽.提出的跨阻放大器采用TSMC0.18μm CMOS工艺制造.整个电路具有较小的芯片面积,其核心面积仅为0.0036 mm~2.在不考虑两级差分的缓冲放大器时,其功耗为14.6 mW.测试结果表明,在1.8V的电源电压下,实现了9GHz的3dB带宽和49.2dBΩ的跨阻增益.测量的平均输入噪声电流功率谱密度为28.1 p A/Hz~(1/2).在相同的工艺条件下,与已发表的文献相比,DNFFCG差分跨组放大器具有最佳的增益带宽积.     

单通道神经信号再生集成电路

将利用分立器件设计的4通道神经信号再生电子系统成功地应用于大鼠和家兔的活体动物实验,再生了它们的神经信号．采用相同的原理,用CSMC0．6μm CMOS工艺设计实现了单通道神经信号再生集成电路．电路由增益可调的神经信号探测电路、缓冲器和神经功能电激励电路构成．电路采用±2．5V双电源电压供电．芯片尺寸为1．42mm×1．34mm．在片测试电路的静态功耗小于10mW,输出电阻为118mΩ,3dB带宽大于30kHz,增益在50～90dB可调．电路芯片与卡肤电极、针状双体电极一起,用于大鼠的神经信号再生的活体动物实验,成功地再生了大鼠的坐骨神经和脊髓神经信号．     

低输出功率应用的E类CMOS功率放大器设计(英文)

利用标准的0.18μm6层金属混合信号/射频CMOS工艺设计了一种工作在2.4 GHz频段的全集成E类功率放大器.电路采用两级放大器级联结构,其中驱动级利用谐振技术生成高摆幅开关信号;输出级采用E类结构实现了信号的功率放大.在1.2 V电源电压下,设计的功率放大器最高输出功率为8.8 dBm,功率附加效率(PAE)达到44%.同时,提出了一种E类功率放大器功率控制方法.通过改变进入E类开关晶体管的信号幅度和占空比,在3位数字控制字的控制下,输出功率达到-3～8.8 dBm.所设计的功率放大器可以满足诸如无线传感网络(WSN)和生物遥测等低功率系统的应用.     

应用于W-CDMA的单片InGaP/GaAs HBT功率放大器

设计了一款微波单片集成电路功率放大器.该放大器采用了一种新颖的在片偏置电路技术,不仅避免了由于电源和温度变化导致的直流偏置点的不稳定,而且补偿了由于输入信号增大所引起的交流偏置点的偏离.电流镜结构的偏置电路与反馈电路使偏置电压维持在一个稳定的状态,在反馈电路中引入一个非反相电路提高了电路增益.通过在偏置管的基极并联一个...     

光纤通信系统超高速集成电路设计

简述了光纤通信的发展、相关的协议与标准、系统的组成;各种工艺 的发展和对超高速集成电路的影响;光纤传输系统中关键集成电路的工作原理和电路技术。 探讨了中国发展超高速集成电路的方向。     

10 Gbit/s 0.25 μm CMOS 1:4分接器

描述了一种基于TSMC 0.25 μm CMOS工艺设计的10 Gbit/s(STM-64,OC-192)四相位时钟1:4分接器.为了实现最高的工作频率和抑制共模噪声,所有的电路都采用了源极耦合逻辑(SCFL)结构.本分接器的特点是通过采用固定延时缓冲来实现四相位时钟和输出边沿的对准.通过在晶圆测试,该芯片在输入10 Gbit/s 长度为231-1伪随机码流时,分接功能正确.此时所测得的眼图的均方根抖动、上升沿和下降沿分别为11,123和137 ps.芯片面积为0.9 mm×1.2 mm,在3.3 V单电源供电的情况下的典型功耗为550 mW.     

基于总和增量调制的比特流人工神经元和感知器的FPGA实现(英文)

为了解决传统的多比特数字方法在实现人工神经网络时所存在的硬件规模过于庞大的问题,提出了一种基于总和增量(ΣΔ)调制的比特流人工神经网络硬件实现方法.在FPGA中实现了比特流加法器、乘法器、阈值函数单元和全数字ΣΔ调制器,并采用这些比特流运算单元构建了比特流人工神经元.用实现逻辑函数功能和线性分类器的方法验证了比特流人工神经元的功能.基于比特流人工神经元的带预处理结构的比特流感知器被证明具有非线性分类的能力.比特流人工神经元实现所使用的FPGA资源表明比特流人工神经网络硬件实现技术可以显著地减少人工神经网络对硬件资源的需求.     

10Gbit/s0.25μmCMOS1∶4分接器(英文)

描述了一种基于TSMC0 25μmCMOS工艺设计的10Gbit/s(STM 64,OC 192)四相位时钟1∶4分接器.为了实现最高的工作频率和抑制共模噪声,所有的电路都采用了源极耦合逻辑(SCFL)结构.本分接器的特点是通过采用固定延时缓冲来实现四相位时钟和输出边沿的对准.通过在晶圆测试,该芯片在输入10Gbit/s长度为231 -1伪随机码流时,分接功能正确.此时所测得的眼图的均方根抖动、上升沿和下降沿分别为11, 123和137ps.芯片面积为0 9mm×1 2mm,在3 3V单电源供电的情况下的典型功耗为550mW.     

多通道神经信号激励模块的研制及其动物实验

为了研究植入式神经功能再生微电子系统,设计了功能激励神经信号产生模块.首先用分立器件设计并实现了体外应用的单通道功能激励神经信号产生模块,并将该模块成功应用于激励老鼠和兔子的坐骨神经和脊椎神经的神经功能再生微电子系统的动物试验.在此基础上,设计了用于12个电极点的卡肤电极或者10个电极点的剑状电极四通道神经信号激励模块.用5只老鼠和2只兔子进行了3次坐骨神经和脊髓神经束活体动物试验.试验中,功能激励神经信号产生模块再生了大鼠体内的自发神经信号和模拟的神经信号,模块所产生的信号使大鼠和兔子的腿部、尾巴甚至脚趾产生了相应的动作,验证了神经功能再生微电子系统的可行性.