基于代数分解的MSI组合电路扩展技术

讨论了一位全加器及优编器的逻辑功能，给出了适当的代数表示形式，在此基础上提出了基于代数分解方法的扩展技术。     

基于三变量函数的计算机辅助逻辑综合

本文讨论了逻辑函数的分类，在查表综合的基础上，用计算机辅助来实现三变量函数的基于一位全加器、通用逻辑门、通用阈值逻辑门的逻辑综合。     

计算机补码电路的设计实现与应用研究

计算机补码电路在加、减法器电路、乘法器电路中起着举足轻重的作用,全加器需要通过补码电路将参与运算的数据转换成补码形式后再进行运算,使用一套加法器就可以完成加法和减法操作,使乘、除法电路设计更加简洁,运算更快。通过对求补电路的设计实现,可以大大简化计算机运算器的设计电路的复杂程度,提高硬件设计的集成度,使硬件设计更加简单,在简单电路上能实现更强的功能。     

关于MIS的应用

电工学中庄适当增加有关MIS的应用,用超前进位四位二进制加法器设计构成二——十进制加法器,用3线—8线译码器构成全加器。     

超前进位原理研究和逻辑设计改进

利用直观的图形方法研究了不同于传统超前进位函数的其它传递函数,这些新的传递函数同样能实现超前进位.在此基础上,对现行的超前进位发生器、超前进位加法器的逻辑电路提出改进意见.     

基于EDA的八位全加器原理图设计

本文介绍了使用EDA仿真软件Quartus Ⅱ中的一种设计方法原理图设计八位全加器。     

数据选择器在组合逻辑电路中的应用

简述了用数据选择器转换为其它功能组合逻辑电路的基本方法。     

一种基于Cadence的8位串行乘法器的设计与仿真

本文设计了基于移位相加的4*4级联乘法器构成的无符号8 bit乘法器,除此之外时延,版图面积和优化的模块也在文中加以阐释.对原理图的瞬态仿真,版图绘制和后续仿真在文中也加以介绍.其中8 bit的无符号二进制串行乘法器是由与门和全加器组成的4*4级联乘法器电路构成的.     

运算器中全加器标志位的逻辑设计与应用

介绍全加器实现逻辑基础,给出4个常用标志位的生成逻辑,重点分析借位标志和溢出标志的生成逻辑,并给出标志位在MACH芯片中的实现过程。最后给出标志位在比较转移等指令中的应用方法。     

基于Handel-C的多目标演化逻辑电路设计

Handel-C是起源于ISO/ANSI-C的高级程序设计语言,可以使设计者用软件方法来设计硬件。本文运用硬件描述语言Handel-C实现了基于多目标演化算法的一位全加器的电路设计,证明了在硬件上可实现电路的优化。