LTE下行链路中Turbo码的译码结构和算法优化

论文针对LTE下行链路中Turbo码的译码结构,提出了一种并行分块译码的方式,并针对并行分块译码中的迭代次数、分块并行度和重叠比特等关键参数进行深入分析和研究。通过研究定点小数位宽对译码性能的影响,得出Turbo码定点译码算法的合理定点方式;然后给出了一种基于非均匀量化查表的最大对数后验估计算法,并进一步简化修正项的计算。仿真结果验证了所采用的译码结构和算法的有效性。     

提高处理机指令执行速度的主要途径与Pentium点滴

本文就提高计算机的并行度,加快指令的执行速度进行讨论;并对预取入流水线的条件转移指令的猜测法提出两种新的解决方法。     

一种面向FPGA实现的LDPC编码可配置并行架构设计

为满足星载超高速数传设备FPGA实现的需求,充分利用FPGA器件工作处理时钟频率不高但可用并行资源丰富的特点,根据LDPC结构特性,设计一种基于FPGA的N位可配置的LDPC编码通用并行架构,它具有通用性强、传输速率高、传输延时低的特点。此外,从理论上分析并行架构与传统串行架构的等价性,并详细推导并行度N与速率及硬件资源的限制关系。最后以N=8为例,在FPGA开发平台实现吞吐量为2.5 Gbps的LDPC编码,验证架构的可行性。