| 基于FPGA的E1接口误码测试方案 |
| |
| 引用本文： | 邓鹰飞,蓝伟斌. 基于FPGA的E1接口误码测试方案[J]. 梧州学院学报, 2007, 17(3): 49-52 |
| |
| 作者姓名： | 邓鹰飞 蓝伟斌 |
| |
| 作者单位： | 梧州学院,广西,梧州,543002 |
| |
| 摘 要： | 基于现场可编程门阵列(FPGA)的E1接口的误码测试方案分为发送和接收两个模块,主要优势在于可以测试单向信道的误码情况.由于伪随机序列的可重复产生以及0、1等概的特性,故发送端可采用此类序列,该文选用m序列作为发送序列,并且通过插入同步码元,作为接收端同步测试.在接收端用同样的m序列产生器,通过时钟提取模块,产生相同的本地序列.本地序列和接收序列相比较,就可以检测到误码.
|
| 关 键 词： | FPGA m序列 发送 接收 误码 |
| 文章编号： | 1673-8535（2007）03-0049-04 |
| 修稿时间： | 2007-04-15 |
The Error Code Test Scheme of E1 Interface Based on the FPGA |
| |
| Deng Yingfei,Lan Weibin. The Error Code Test Scheme of E1 Interface Based on the FPGA[J]. Journal of Guangxi University Wuzhou Branch, 2007, 17(3): 49-52 |
| |
| Authors: | Deng Yingfei Lan Weibin |
| |
| Affiliation: | 1.2.Wuzhou University,Wuzhou 543002, China |
| |
| Abstract: | |
| |
| Keywords: | FPGA marrange transmitting receiving error code |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
