|
|||||
|
|
| 深亚微米SOC设计的去耦电容优化方法学 | |
| 引用本文： | 韦素芬,梁宇.深亚微米SOC设计的去耦电容优化方法学[J].大众科技,2010(1):47-49. |
| 作者姓名： | 韦素芬 梁宇 |
| 作者单位： | 1. 集美大学信息工程学院,福建,厦门,361021 2. 飞思卡尔半导体苏州设计中心,江苏,苏州,215011 |
| 摘 要： | 随着集成电路工艺尺寸进入超深亚微米数量级,电源电压相应降低,而时钟频率却不断提高,电源网格中的动态电流变化率越来越大,使得动态电源压降(IR Drop)的问题更突出。在这种工艺按比例缩小的趋势下,去耦电容(decap电容)在电源网格中的合理布局的作用日益明显:以优化的方式放置decap电容来有效地减小电源噪声。文章介绍基于动态电源压降分析的VSDG和SOC-Encounter相结合的去耦电容优化方法学。 |
| 关 键 词： | 去耦电容 电源电压降 电源噪声 电源网格 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |