| 一种具有饱和处理功能的24位并行乘加单元优化设计 |
| |
| 引用本文： | 张萌,贾俊波. 一种具有饱和处理功能的24位并行乘加单元优化设计[J]. 东南大学学报, 2006, 22(4): 475-478 |
| |
| 作者姓名： | 张萌 贾俊波 |
| |
| 作者单位： | 东南大学国家专用集成电路系统工程技术研究中心，东南大学国家专用集成电路系统工程技术研究中心 南京210096，南京210096，深圳海思有限责任公司，深圳518129 |
| |
| 基金项目： | The National Natural Science Foundation of China （ No. 90407009）, the National High Technology Research and Development Program of China（ 863 Program） （ No. 2003AA1 Z1340）. |
| |
| 摘 要： | 阐述了一种24×24bit 48bit带饱和处理的乘加单元的优化设计.在乘法器的设计中,采用改进的Booth算法,并将被加数作为乘法器的一个部分积参与到Wallace树阵列中来完成乘加运算,大大提高了MAC的性能,同时还设计出优化的饱和检测逻辑电路.利用0.18μm1.8V1P6M标准CMOS工艺通过全定制方式实现了面积为679.2μm×132.5μm的带饱和处理的MAC单元,仿真结果表明:它与软件设计系统综合出的传统MAC单元相比,性能上有很大的改善,在节约23.52%的面积情况下速度也有一定的提高.
|
| 关 键 词： | 乘加器 Booth编码 Wallace树 饱和检测 布局 |
| 收稿时间： | 2005-12-31 |
Optimization design of 24 bit parallel MAC unit with saturation |
| |
| Zhang Meng,Jia Junbo. Optimization design of 24 bit parallel MAC unit with saturation[J]. Journal of Southeast University(English Edition), 2006, 22(4): 475-478 |
| |
| Authors: | Zhang Meng Jia Junbo |
| |
| Abstract: | |
| |
| Keywords: | multiply-accumulate Booth encoding Wallace tree saturation detection layout design |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
