| 异步时序逻辑电路的卡诺图分析法 |
| |
| 引用本文： | 李永生.异步时序逻辑电路的卡诺图分析法[J].淮北职业技术学院学报,2002,1(1):65-67. |
| |
| 作者姓名： | 李永生 |
| |
| 作者单位： | 淮北职业技术学院,机电工程系,安徽,淮北,235000 |
| |
| 摘 要： | 学生对异步时序逻辑电路分析时易出错,现介绍一种利用次态卡诺图分析时序逻辑电路的方法,它简便易行,清晰明了。
|
| 关 键 词： | 异步时序电路 卡诺图 逻辑分析 |
| 文章编号： | 1671-8275(2002)01-0065-03 |
| 修稿时间： | 2002年5月22日 |
How to Use the Kanaugh Map to Analyze the Asynchronous Sequential Logic Circuit |
| |
| LI Yong-sheng.How to Use the Kanaugh Map to Analyze the Asynchronous Sequential Logic Circuit[J].Journal of Huaibei Professional and Technical College,2002,1(1):65-67. |
| |
| Authors: | LI Yong-sheng |
| |
| Institution: | LI Yong-sheng |
| |
| Abstract: | |
| |
| Keywords: | asynchronous sequence circuit Kanaugh map Logic analysis |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
