| 100MHz数字频率计的设计 |
| |
| 引用本文： | 杨焕峥,Yang Huanzheng.100MHz数字频率计的设计[J].北京教育学院学报,2007,2(4):9-11. |
| |
| 作者姓名： | 杨焕峥 Yang Huanzheng |
| |
| 摘 要： | 100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成.选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域.
|
| 关 键 词： | VHDL 频率计 下栽板 |
100MHz Digital Frequency Meter |
| |
| Yang Huanzheng??.100MHz Digital Frequency Meter[J].Journal of Beijing Institute of Education,2007,2(4):9-11. |
| |
| Authors: | Yang Huanzheng?? |
| |
| Abstract: | |
| |
| Keywords: | |
|
|
