| 一种加有延时的掉电数据保护电路 |
| |
| 引用本文： | 郑敏.一种加有延时的掉电数据保护电路[J].安徽科技学院学报,2005,19(3):28-30. |
| |
| 作者姓名： | 郑敏 |
| |
| 作者单位： | 鄂州大学,电子信息工程系,湖北,鄂州,436000 |
| |
| 摘 要： | 本文对单片微型计算机中CMOS型SRAM的掉电保护电路进行分析,介绍了一种高要求应用系统,具有积分延时的掉电数据保护电路.
|
| 关 键 词： | 微型计算机 掉电数据保护 SRAM 加速放电 |
| 文章编号： | 1672-3589(2005)03-0028-03 |
| 修稿时间： | 2005年4月12日 |
A Data Protection Circuit Engineering With Postpone Hour |
| |
| ZHENG Ming.A Data Protection Circuit Engineering With Postpone Hour[J].Journal of Anhui Science and Technology University,2005,19(3):28-30. |
| |
| Authors: | ZHENG Ming |
| |
| Abstract: | This paper aims at the analysis of a single microcomputer of type SRAM inside CMOS in droping electricity protection circuit and introduces a kind of the integral calculus postpone of dropping and giving or get an electric shock data protection circuit. |
| |
| Keywords: | Microcomputer Data protection SRAM Accelerated Discharge Circuit |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
