|
|||||
|
|
| 基于cycloneⅡ的高速异步串行接口的实现 | |
| 作者姓名： | 宋开鑫 李斌 王婧 靖文 张嘉春 孙新立 |
| 作者单位： | 沈阳理工大学,辽宁,沈阳,100168 |
| 摘 要： | 文章首先介绍了系统的总体结构，然后详细论述了系统各个组成部分的原理和工作过程，主要论证了如何利用锁相环进行5倍采样从而实现位同步和串并转换，然后用FIFO来实现时钟域的转换，外加一些必要的设置，最终实现了利用现场可编程逻辑器件cycloneⅡ对150M数据正确的接收和转发。 |
| 关 键 词： | 并串串并转换 位同步 锁相环 Verilog HDL |
| 文章编号： | 1008-1151(2008)01-0065-02 |
| 修稿时间： | 2007-10-22 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |