| 软判决Viterbi译码和序列译码在FPGA上的实现 |
| |
| 引用本文： | 方锦明.软判决Viterbi译码和序列译码在FPGA上的实现[J].科技通报,2003,19(4):344-347. |
| |
| 作者姓名： | 方锦明 |
| |
| 作者单位： | 义乌工商职业技术学院,浙江,义乌,322000 |
| |
| 摘 要： | 介绍了3位软判决Viterbi译码器和序列译码器的FPGA实现，其中选用了同样的码率1／2和约束长度7，在FPGA实现的基础上，对Viterbi译码器和序列译码器的译码性能进行了测试和比较。结果表明，虽然序列译码器出现很小的译码增益损失，但其译码速度与Viterbi译码器不相上下，所消耗的硬件资源大大低于Viterbi译码器，当然这是以增加译码延时为代价的。
|
| 关 键 词： | 通信技术 软判决 译码 FPGA |
| 文章编号： | 1001-7119(2003)04-0344-04 |
| 修稿时间： | 2003年3月5日 |
Soft-Decision Viterbi and Sequential Decoding on FPGA |
| |
| Abstract: | |
| |
| Keywords: | communication technology soft-decision decoding FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
