| 基于CPLD的序列信号检测与发生研究分析 |
| |
| 引用本文： | 奚素霞.基于CPLD的序列信号检测与发生研究分析[J].中国现代教育装备,2009(4):50-51. |
| |
| 作者姓名： | 奚素霞 |
| |
| 作者单位： | 湖南信息职业技术学院,湖南长沙,410013 |
| |
| 摘 要： | 介绍MAX＋plusII环境下VHDL的特点和设计流程，并以MAX＋plusII开发系统为平台，以高密度可编程逻辑芯片cPLD为设计载体，通过对序列信号产生和检测电路的硬件设计和软件化设计，从中可体现出数字系统的硬件设计向软件化方向发展的新思路。
|
| 关 键 词： | VHDL语言 序列信号 CPLD器件 电路设计 |
Rearching the production and examination of array signal based on CPLD |
| |
| Xi Suxia.Rearching the production and examination of array signal based on CPLD[J].China Modern Education Equipment,2009(4):50-51. |
| |
| Authors: | Xi Suxia |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
