|
|||||
|
|
| 基于CPLD的智能密码锁设计与实现 | |
| 作者单位： | ;1.北京邮电大学信息与通信工程学院;2.北京邮电大学电子工程学院 |
| 摘 要： | 随着可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。本文提出了一种基于EDA技术,采用自顶向下的设计方法,能够快速设计、开发智能密码锁的方案,并阐述了其工作原理和软硬结合的设计理念。本方案以复杂可编程逻辑器件(CPLD)为核心,配合外围电路,在Quartus II环境下,利用VHDL语言编程实现。本文详细介绍了顶层文件和子模块的设计过程,其中包含了点阵动态扫描、按键防抖、抗干扰等工程技术,并涉及系统仿真分析与优化。硬件测试结果表明:本方案所设计的智能密码锁功能丰富、操作便捷、安全性高;电路结构简单、系统可靠性高、体积小、易于维护升级、实用性强。 |
Design of Intelligent Combination Clock Based on CPLD |
|
| Abstract: | |
| Keywords: | 密码锁 CPLD EDA VHDL |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |