| 应用于DVB-T的0.1 8μm CMOS可编程分频器设计 |
| |
| 引用本文： | 胡庆生,仲建锋,何小虎.应用于DVB-T的0.1 8μm CMOS可编程分频器设计[J].东南大学学报,2008,24(2). |
| |
| 作者姓名： | 胡庆生 仲建锋 何小虎 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所 南京210096 |
| |
| 摘 要： | 可编程分频器是PLL频率综合器中的重要单元,用标准单元方法实现了一种适用于数字电视地面广播(DVB-T)接收机的PLL频率综合器的可编程分频器.结合双模分频器,所设计的分频器可实现926～1387之间的整数分频.除了传统的逻辑综合、版图规划、布局布线等标准单元设计流程,所设计流程中还考虑了前端设计和后端设计之间的信息交互.通过将后端信息返标到前端设计工具,生成了用户定义的线负载模型,该模型比缺省的模型更接近实际情况.该可编程分频器采用ARTISAN TSMC 0.18 um CMOS标准单元库设计并流片,芯片面积为675um×475um,1.8 V电压下的功耗为2mW.测试结果表明芯片工作正确,能够完成精确的分频比.
|
| 关 键 词： | 可编程分频器 频率综合器 标准单元 数字电视地面广播 |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
