一种提高单位面积电流密度的VDMOS器件结构

针对N+掺杂区设计了一种提高单位面积电流密度的VDMOS器件结构,新结构中源极N+掺杂区为梯形结构。该结构减小了元胞的尺寸,提高了单位面积的元胞数量,从而提高了单位面积的电流密度,减小了VDMOS器件的封装尺寸。