|
|||||
|
|
| 高速低功耗数字逻辑比较器的电路设计 | |
| 作者单位： | ;1.赣南师范大学物理与电子信息学院 |
| 摘 要： | 功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电源电压0.7 V及45-nm工艺参数规范,对本文设计的每种电路的功耗、速度和面积进行仿真,通过分析比较仿真结果,综合每种电路的结构特点和电性能参数,选取最优电路设计,对该电路进行版图设计和版图参数提取,从而进行电路后仿真验证并最终实现高性能的数字逻辑比较器电路芯片. |
| 关 键 词： | 数字逻辑比较器 传输门 半加器 功耗 传输延迟 |
Low Power Digital Comparator Designed Using Different Logic Styles |
|
| Abstract: | |
| Keywords: | |