一种高复用性高速IC SLT测试系统

SLT-Systemleveltest,作为芯片测试的最后一道检验程序,其重要意义可想而知。而功能多种多样的IC在测试起来情况也是千差万别。本文提出了一种基于FPGA进行SLT设计,可以使得随着芯片集成度提高,IO数量增多,高速信号种类也增多,且测试项目也随之增加的情况下能在同一个平台上满足测试需求。且测试板成本相对较低,开发周期相对较短且可以节省芯片测试时间,减少芯片测试成本。