基于协议芯片的自动化设计通用模型 |
| |
引用本文: | 李军.基于协议芯片的自动化设计通用模型[J].教育技术导刊,2009,8(6):114-116. |
| |
作者姓名: | 李军 |
| |
作者单位: | 武汉职业技术学院电子信息工程系; |
| |
摘 要: | 在IC设计中,HDL以其可移植性好、使用方便等优点几乎完全取代了传统的原理图输入方法,但使用HDL设计芯片也有编码效率低、开发周期长、调试困难等问题,为克服这些困难,提高IC设计的速度和准确率,结合实际项目经历提出一个适用于协议类型芯片的高效通用的自动化设计模型,借助HDL的描述和综合工具来实现,并以SerialATA芯片的链路层为例,说明设计过程。
|
关 键 词: | HDL芯片建模 Serial ATA Verilog FPGA |
本文献已被 CNKI 维普 等数据库收录! |
| 点击此处可从《教育技术导刊》浏览原始摘要信息 |
| 点击此处可从《教育技术导刊》下载免费的PDF全文 |
|