|
|||||
|
|
| 基于FPGA动态可重构计算机的三模冗余改进法 | |
| 作者单位： | ;1.宜宾学院中德工程学院;2.宜宾学院物理与电子工程学院;3.四川轻化工大学自动化与信息工程学院 |
| 摘 要： | 为了提高动态可重构计算机自身的抗干扰能力,提出一种基于FPGA的动态可重构计算机的三模冗余改进法.采用三模块比较的容错模式,通过对三模冗余的多数表决电路进行检测和动态重构提升整个系统的容错能力,从而降低系统因表决电路故障而产生的错误.经Virtex-4 FPGA的片上PowerPC处理器对该方法进行系统验证,证明此方法的有效性和正确性. |
| 关 键 词： | 三模冗余 可编程逻辑门列 故障冗余 重新配置控制器 表决电路 |
An Improved Triple Module Redundancy Method for Dynamic Reconfigurable Computers Based on FPGA |
|
| Abstract: | |
| Keywords: | |